导读：芯片由集成电路颠末设想、造造、封拆等一系列操做后构成，一般来说，集成电路更着重电路的设想和规划布线，而芯片更垂青电路的集成、消费和封拆那三大环节。但在日常生活中，“集成电路”和“芯片”两者常被当做统一概念利用。
复杂繁琐的芯片设想流程芯片造造的过程就好像用乐高盖房子一样，先有晶圆做为地基，再层层往上叠的芯片造造流程后，就可产出需要的 IC 芯片（那些会在后面介绍）。然而，没有设想图，拥有再强迫造才能都没有用，因而，建筑师的角色相当重要。但是 IC 设想中的建筑师事实是谁呢？本文接下来要针对 IC 设想做介绍。
在 IC 消费流程中，IC 多由专业 IC 设想公司停止规划、设想，像是联发科、高通、Intel 等出名大厂，都自行设想各自的 IC 芯片，供给差别规格、效能的芯片给下流厂商选择。因为 IC 是由各厂自行设想，所以 IC 设想非常仰赖工程师的手艺，工程师的本质影响着一间企业的价值。然而，工程师们在设想一颗 IC 芯片时，事实有哪些步调？设想流程能够简单分红如下。
设想第一步，造定目的
在 IC 设想中，最重要的步调就是规格造定。那个步调就像是在设想建筑前，先决定要几间房间、浴室，有什么建筑律例需要遵守，在确定好所有的功用之后在停止设想，如许才不消再花额外的时间停止后续修改。IC 设想也需要颠末类似的步调，才气确保设想出来的芯片不会有任何差错。
规格造定的第一步即是确定 IC 的目标、效能为何，对大标的目的做设定。接着是察看有哪些协定要契合，像无线网卡的芯片就需要契合 IEEE 802.11 等规範，否则，那芯片将无法和市道上的产物相容，使它无法和其他设备连线。最初则是确立那颗 IC 的实做办法，将差别功用分配成差别的单位，并确立差别单位间保持的办法，如斯便完陈规格的造定。
设想完规格后，接着就是设想芯片的细节了。那个步调就像初步记下建筑的规画，将整体轮廓描画出来，便利后续造图。在 IC 芯片中，即是利用硬体描述语言（HDL）将电路描写出来。常利用的 HDL 有 Verilog、VHDL 等，藉由程式码即可随便地将一颗 IC 地功用表达出来。接着就是查抄程式功用的准确性并持续修改，曲到它满足期望的功用为行。
▲ 32 bits 加法器的 Verilog 规范。
有了电脑，工作都变得容易
有了完好规画后，接下来即是画出平面的设想蓝图。在 IC 设想中，逻辑合成那个步调即是将确定无误的 HDL code，放入电子设想主动化东西（EDA tool），让电脑将 HDL code 转换成逻辑电路，产生如下的电路图。之后，反覆确实定此逻辑闸设想图能否契合规格并修改，曲到功用准确为行。
▲ 控造单位合成后的成果。
最初，将合成完的程式码再放入另一套 EDA tool，停止电路规划与绕线（Place And Route）。在颠末不竭的检测后，便会构成如下的电路图。图中能够看到蓝、红、绿、黄等差别颜色，每种差别的颜色就代表着一张光罩。至于光罩事实要若何运用呢？
▲ 常用的演算芯片- FFT 芯片，完成电路规划与绕线的成果。
层层光罩，叠起一颗芯片
起首，目前已经晓得一颗 IC 会产生多张的光罩，那些光罩有上下层的别离，每层有各自的使命。下图为简单的光罩例子，以积体电路中最根本的元件 CMOS 为範例，CMOS 全名为互补式金属氧化物半导体（Complementary metal–oxide–semiconductor），也就是将 NMOS 和 PMOS 两者做连系，构成 CMOS。至于什么是金属氧化物半导体（MOS）？那种在芯片中普遍利用的元件比力难申明，一般读者也较难弄清，在那裡就不多加细究。
下图中，右边就是颠末电路规划与绕线后构成的电路图，在前面已经晓得每种颜色便代表一张光罩。右边则是将每张光罩摊开的样子。造做是，便由底层起头，依循上一篇 IC 芯片的造造中所提的办法，逐层造做，最初便会产生期望的芯片了。
至此，关于 IC 设想应该有初步的领会，整体看来就很清晰 IC 设想是一门十分复杂的专业，也多亏了电脑辅助软体的成熟，让 IC 设想得以加速。IC 设想厂非常依赖工程师的聪慧，那裡所述的每个步调都有其专门的常识，皆可独立成多门专业的课程，像是撰写硬体描述语言就不但纯的只需要熟悉程式语言，还需要领会逻辑电路是若何运做、若何将所需的演算法转换成程式、合成软体是若何将程式转换成逻辑闸等问题。
什么是晶圆？在半导体的新闻中，老是会提到以尺寸标示的晶圆厂，如 8 寸或是 12 寸晶圆厂，然而，所谓的晶圆到底是什么工具？此中 8 寸指的是什么部门？要产出大尺寸的晶圆造造又有什么难度呢？以下将逐渐介绍半导体最重要的根底——「晶圆」到底是什么。
晶圆（wafer），是造造各式电脑芯片的根底。我们能够将芯片造造相比成用乐高积木盖房子，藉由一层又一层的堆叠，完成本身期望的外型（也就是各式芯片）。然而，若是没有优良的地基，盖出来的房子就会歪来歪去，不合本身所意，为了做出完美的房子，便需要一个平稳的基板。对芯片造造来说，那个基板就是接下来将描述的晶圆。
Source：Flickr/Jonathan Stewart CC BY 2.0
起首，先回想一下小时候在玩乐高积木时，积木的外表城市有一个一个小小圆型的凸出物，藉由那个构造，我们可将两块积木安定的叠在一路，且不需利用胶水。芯片造造，也是以类似如许的体例，将后续添加的原子和基板固定在一路。因而，我们需要寻找外表整齐的基板，以满足后续造造所需的前提。
在固体质料中，有一种特殊的晶体构造──单晶（Monocrystalline）。它具有原子一个接着一个慎密摆列在一路的特征，能够构成一个平整的原子表层。因而，接纳单晶做成晶圆，即可以满足以上的需求。然而，该若何产生如许的质料呢，次要有二个步调，别离为纯化以及拉晶，之后便能完成如许的质料。
若何造造单晶的晶圆
纯化分红两个阶段，第一步是冶金级纯化，此一过程次要是参加碳，以氧化复原的体例，将氧化硅转换成 98% 以上纯度的硅。大部分的金属提炼，像是铁或铜等金属，皆是接纳如许的体例获得足够纯度的金属。但是，98% 关于芯片造造来说照旧不敷，仍需要进一步提拔。因而，将再进一步接纳西门子造程（Siemens PRocess）做纯化，如斯，将获得半导体系体例程所需的高纯度多晶硅。
▲ 硅柱造造流程（Source：WikiPEdia）
接着，就是拉晶的步调。起首，将前面所获得的高纯度多晶硅融化，构成液态的硅。之后，以单晶的硅种（seed）和液体外表接触，一边扭转一边迟缓的向上拉起。至于为何需要单晶的硅种，是因为硅原子摆列就和人列队一样，会需要排头让后来的人该若何准确的摆列，硅种即是重要的排头，让后来的原子晓得该若何列队。最初，待分开液面的硅原子凝固后，摆列整齐的单晶硅柱便完成了。
▲ 单晶硅柱（Source：Wikipedia）
然而，8寸、12寸又代表什么工具呢？他指的是我们产生的晶柱，长得像铅笔笔桿的部门，外表颠末处置并切成薄圆片后的曲径。至于造造大尺寸晶圆又有什么难度呢？如前面所说，晶柱的造做过程就像是在做棉花糖一样，一边扭转一边成型。有造做过棉花糖的话，应该都晓得要做出大并且扎实的棉花糖是相当困难的，而拉晶的过程也是一样，扭转拉起的速度以及温度的控造城市影响到晶柱的品量。也因而，尺寸愈大时，拉晶对速度与温度的要求就更高，因而要做出高品量 12 寸晶圆的难度就比 8 寸晶圆还来得高。
只是，一整条的硅柱并没有法做成芯片造造的基板，为了产生一片一片的硅晶圆，接着需要以钻石刀将硅晶柱横向切成圆片，圆片再经由抛光即可构成芯片造造所需的硅晶圆。颠末那么多步调，芯片基板的造造便大功乐成，下一步即是堆叠房子的步调，也就是芯片造造。至于该若何造做芯片呢？
层层堆叠打造的芯片在介绍过硅晶圆是什么工具后，同时，也晓得造造 IC 芯片就像是用乐高积木盖房子一样，藉由一层又一层的堆叠，缔造本身所期望的外型。然而，盖房子有相当多的步调，IC 造造也是一样，造造 IC 事实有哪些步调？本文迁就 IC 芯片造造的流程做介绍。
在起头前，我们要先认识 IC 芯片是什么。IC，全名积体电路（Integrated Circuit），由它的定名可知它是将设想好的电路，以堆叠的体例组合起来。藉由那个办法，我们能够削减毗连电路时所需消耗的面积。下图为 IC 电路的 3D 图，从图中能够看出它的构造就像房子的樑和柱，一层一层堆叠，那也就是为何会将 IC 造造相比成盖房子。
▲ IC 芯片的 3D 剖面图。（Source：Wikipedia）
从上图中 IC 芯片的 3D 剖面图来看，底部深蓝色的部门就是上一篇介绍的晶圆，从那张图能够更明白的晓得，晶圆基板在芯片中饰演的角色是多么重要。至于红色以及土黄色的部门，则是于 IC 造做时要完成的处所。
起首，在那裡能够将红色的部门相比成高楼中的一楼大厅。一楼大厅，是一栋房子的门户，收支都由那裡，在掌握交通下凡是会有较多的机能性。因而，和其他楼层比拟，在兴建时会比力复杂，需要较多的步调。在 IC 电路中，那个大厅就是逻辑闸层，它是整颗 IC 中最重要的部门，藉由将多种逻辑闸组合在一路，完胜利能齐备的 IC 芯片。
黄色的部门，则像是一般的楼层。和一楼比拟，不会有太复杂的构造，并且每层楼在兴建时也不会有太多变革。那一层的目标，是将红色部门的逻辑闸相连在一路。之所以需要那么多层，是因为有太多线路要保持在一路，在单层无法包容所有的线路下，就要多叠几层来达成那个目的了。在那之中，差别层的线路会上下相连以满足接线的需求。
分层施工，逐层架构
晓得 IC 的构造后，接下来要介绍该若何造做。试想一下，若是要以油漆喷罐做精细做图时，我们需先割出图形的粉饰板，盖在纸上。接着再将油漆平均地喷在纸上，待油漆乾后，再将遮板拿开。不竭的反复那个步调后，即可完成整齐且复杂的图形。造造 IC 就是以类似的体例，藉由粉饰的体例一层一层的堆叠起来。
造做 IC 时，能够简单分红以上 4 种步调。固然现实造造时，造造的步调会有差别，利用的质料也有所差别，但是大致上皆接纳类似的原理。那个流程和油漆做画有些许差别，IC 造造是先涂料再加做粉饰，油漆做画则是先粉饰再做画。以下将介绍各流程。
金属溅镀：将欲利用的金属质料平均洒在晶圆片上，构成一薄膜。涂布光阻：先将光阻质料放在晶圆片上，透过光罩（光罩原理留待下次申明），将光束打在不要的部门上，毁坏光阻质料构造。接着，再以化学药剂将被毁坏的质料洗去。蚀刻手艺：将没有受光阻庇护的硅晶圆，以离子束蚀刻。光阻去除：利用去光阻液皆剩下的光阻消融掉，如斯便完成一次流程。最初便会在一整片晶圆上完成良多 IC 芯片，接下来只要将完成的方形 IC 芯片剪下，即可送到封拆厂做封拆，至于封拆厂是什么工具？就要待之后再做申明啰。
▲ 各类尺寸晶圆的比力。（Source：Wikipedia）
纳米造程是什么？三星以及台积电在先辈半导体系体例程打得相当炽热，相互都想要在晶圆代工中抢得先机以争取订单，几乎成了 14 纳米与 16 纳米之争，然而 14 纳米与 16 纳米那两个数字的事实意义为何，指的又是哪个部位？而在缩小造程后又未来带来什么益处与难题？以下我们迁就纳米造程做简单的申明。
纳米到底有多细微？
在起头之前，要先领会纳米事实是什么意思。在数学上，纳米是 0.000000001 公尺，但那是个相当差的例子，究竟结果我们只看得到小数点后有良多个零，却没有现实的觉得。若是以指甲厚度做比力的话，或许会比力明显。
用尺规现实丈量的话能够得知指甲的厚度约为 0.0001 公尺（0.1 毫米），也就是说试着把一片指甲的侧面切成 10 万条线，每条线就约等同于 1 纳米，由此可略为想像得到 1 纳米是多么的细小了。
晓得纳米有多小之后，还要理解缩小造程的意图，缩小电晶体的最次要目标，就是能够在更小的芯片中塞入更多的电晶体，让芯片不会因手艺提拔而变得更大；其次，能够增加处置器的运算效率；再者，削减体积也能够降低耗电量；最初，芯片体积缩小后，更容易塞入动作安装中，满足将来轻薄化的需求。
再回来探究纳米造程是什么，以 14 纳米为例，其造程是指在芯片中，线最小能够做到 14 纳米的尺寸，下图为传统电晶体的长相，以此做为例子。缩小电晶体的最次要目标就是为了要削减耗电量，然而要缩小哪个部门才气到达那个目标？左下图中的 L 就是我们期望缩小的部门。藉由缩小闸极长度，电流能够用更短的途径从 Drain 端到 Source 端（有兴趣的话能够操纵 Google 以 MOSFET 搜索，会有更详细的解释）。
Source：www.slideshare.net
此外，电脑是以 0 和 1 做运算，要若何以电晶体满足那个目标呢？做法就是判断电晶体能否有电流畅通。当在 Gate 端（绿色的方块）做电压供应，电流就会从 Drain 端到 Source 端，若是没有供应电压，电流就不会活动，如许就能够暗示 1 和 0。（至于为什么要用 0 和 1 做判断，有兴趣的话能够去查布林代数，我们是利用那个办法做成电脑的）
尺寸缩小有其物理限造
不外，造程其实不能无限造的缩小，当我们将电晶体缩小到 20 纳米摆布时，就会碰到量子物理中的问题，让电晶体有漏电的现象，抵销缩小 L 时获得的效益。做为改善体例，就是导入 FinFET（Tri-Gate）那个概念，如右上图。在 Intel 以前所做的解释中，能够晓得藉由导入那个手艺，能削减因物理现象所招致的漏电现象。
▲ Source：www.slideshare.net
更重要的是，藉由那个办法能够增加 Gate 端和下层的接触面积。在传统的做法中（左上图），接触面只要一个平面，但是接纳 FinFET（Tri-Gate）那个手艺后，接触面将酿成立体，能够随便的增加接触面积，如许就能够在连结一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮忙。
最初，则是为什么会有人说各大厂进入 10 纳米造程将面对相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 纳米，在 10 纳米的情况下，一条线只要不到 100 颗原子，在造做上相当困难，并且只要有一个原子的缺陷，像是在造做过程中有原子掉出或是有杂量，就会产生不出名的现象，影响产物的良率。
若是无法想像那个难度，能够做个小尝试。在桌上用 100 个小珠子排成一个 10×10 的正方形，而且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，最初使他构成一个 10×5 的长方形。如许就能够晓得各大厂所面对到的窘境，以及达成那个目的事实是多么艰巨。
跟着三星以及台积电在近期将完成 14 纳米、16 纳米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当出色的贸易合作，同时也将获得愈加省电、轻薄的手机，要感激摩尔定律所带来的益处呢。
告诉你什么是封拆颠末漫长的流程，从设想到造造，末于获得一颗 IC 芯片了。然而一颗芯片相当小且薄，若是不在外施加庇护，会被随便的刮伤损坏。此外，因为芯片的尺寸细小，若是不消一个较大尺寸的外壳，将不容易以人工安设在电路板上。
目前常见的封拆有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的 DIP 封拆，另一为购置盒拆 CPU 时常见的 BGA 封拆。至于其他的封拆法，还有早期 CPU 利用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改进版 QFP（塑料方形扁平封拆）等。因为有太多种封拆法，以下将对 DIP 以及 BGA 封拆做介绍。
传统封拆，历久不衰
起首要介绍的是双排曲立式封拆（Dual Inline Package；DIP），从下图能够看到接纳此封拆的 IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深入，此封拆法为最早接纳的 IC 封拆手艺，具有成本低廉的优势，合适小型且不需接太多线的芯片。但是，因为大多接纳的是塑料，散热效果较差，无法满足现行高速芯片的要求。因而，利用此封拆的，大多是历久不衰的芯片，如下图中的 OP741，或是对运做速度没那么要求且芯片较小、接孔较少的 IC 芯片。
左图的IC芯片为OP741，是常见的电压放大器。右图为剖面图
至于球格阵列（Ball Grid Array，BGA）封拆，和 DIP 比拟封拆体积较小，可随便的放入体积较小的安装中。此外，因为接脚位在芯片下方，和 DIP 比拟，可包容更多的金属接脚
相当合适需要较多接点的芯片。然而，接纳那种封拆法成本较高且毗连的办法较复杂，因而大多用在高单价的产物上。
左图为接纳 BGA 封拆的芯片。右图为利用覆晶封拆的 BGA 示企图
动作安装鼓起，新手艺跃上舞台
然而，利用以上那些封拆法，会消耗掉相当大的体积。像如今的动作安装、穿戴安装等，需要相当多种元件，若是各个元件都独立封拆，组合起来将消耗十分大的空间，因而目前有两种办法，可满足缩小体积的要求，别离为 SoC（System On Chip）以及 SiP（System In Packet）。
在聪慧型手机刚鼓起时，在各大财经杂誌上皆可发现 SoC 那个名词，然而 SoC 事实是什么工具？简单来说，就是将本来差别功用的 IC，整合在一颗芯片中。藉由那个办法，不但能够缩小体积，还能够缩小差别 IC 间的间隔，提拔芯片的计算速度。至于造做办法，即是在 IC 设想阶段时，将各个差别的 IC 放在一路，再透过先前介绍的设想流程，造做成一张光罩。
然而，SoC 并不是只要长处，要设想一颗 SoC 需要相当多的手艺共同。IC 芯片各自封拆时，各有封拆外部庇护，且 IC 与 IC 间的间隔较远，比力不会发作交互干扰的情形。但是，当将所有 IC 都包拆在一路时，就是噩梦的起头。IC 设想厂要从原先的单纯设想 IC，酿成领会并整合各个功用的 IC，增加工程师的工做量。此外，也会碰到良多的情况，像是通信芯片的高频讯号可能会影响其他功用的 IC 等情形。
此外，SoC 还需要获得其他厂商的 IP（intellectual property）受权，才气将他人设想好的元件放到 SoC 中。因为造做 SoC 需要获得整颗 IC 的设想细节，才气做成完好的光罩，那同时也增加了 SoC 的设想成本。或许会有人量疑何不本身设想一颗就好了呢？因为设想各类 IC 需要大量和该 IC 相关的常识，只要像 Apple 如许多金的企业，才有预算能从各出名企业挖角顶尖工程师，以设想一颗全新的 IC，透过合做受权仍是比自行研发划算多了。
折中计划，SiP现身
做为替代计划，SiP 跃上整合芯片的舞台。和 SoC 差别，它是购置各家的 IC，在最初一次封拆那些 IC，如斯便少了 IP 受权那一步，大幅削减设想成本。此外，因为它们是各自独立的 IC，相互的干扰水平大幅下降。
Apple Watch 接纳 SiP手艺将整个电脑架构封拆成一颗芯片，满足期望的效能还缩小体积
接纳 SiP 手艺的产物，最驰名的非 Apple Watch 莫属。因为 Watch 的内部空间太小，它无法接纳传统的手艺，SoC 的设想成本又太高，SiP 成了首要之选。藉由 SiP 手艺，不但可缩小体积，还可拉近各个 IC 间的间隔，成为可行的折衷计划。下图即是 Apple Watch 芯片的构造图，能够看到相当多的 IC 包罗在此中。
Apple Watch 中接纳 SiP 封拆的 S1 芯片内部设置装备摆设图
完成封拆后，便要进入测试的阶段，在那个阶段便要确认封拆完的 IC 能否有一般的运做，准确无误之后即可出货给组拆厂，做成我们所见的电子产物。至此，半导体财产便完成了整个消费的使命。
1、英特尔(Intel)(收买了Altera)
2、三星(Samsung)
3、海力士半导体(SK Hynix)
4、美光(Micron)（收买了尔必达）
5、德州仪器(TI)（收买了国半）
6、恩智浦(NXP)(收买了Freescale(飞思卡尔))
7、东芝(Toshiba)
8、英飞凌(Infineon)(收买了IR)
9、意法半导体(ST)
10、索尼(Sony)
Fabless（纯设想，无晶圆厂）企业
高通(Qualcomm)、安华高(Avago)(收买了博通)、联发科(MTK)、英伟达(NVIDIA)、超微(AMD)、深圳市海思、Apple、亚德诺半导体(ADI)(收买Linear)、瑞萨电子(Renesas)、完竣科技(Marvell)、赛灵思(Xilinx)、展讯、安森美(ON)(收买了Fairchild、Aptina)、罗姆半导体(ROHM)、联咏(Novatek)、戴乐格半导体(Dialog)、瑞昱(Reltek)、奇景光电(Himax)、凌云半导体（Cirrus Logic）、莱迪思(Lattice)、大唐半导体、中国华大、奕力、敦泰、中兴、瑞芯微(Rockchip)、全志(Allwinner)、珠海炬力(ACTIONS)、格科微、汇顶科技、思比科微、国芯、国民手艺、君正、澜起、盈方微、思立微
......等等良多
晶圆代工企业
1、台积电(TSMC)
2、格罗方德(GlobalFoundries)(合并了IBM的IC营业和新加坡特许CSM)
3、台湾联华电子(UMC)
4、三星(Samsung)
5、中芯国际(SMIC)
6、Powerchip
7、Tower Jazz
8、富士通(Fujitsu)
9、前锋半导体（Vanguard）
10、上海华虹宏力(HHNEC)
11、Dongbu
12、SSMC
13、WIN
14、力晶半导体（PSC）
15、世界先辈(VIS)
16、美格纳(MagnaChip)
17、华润上华（CSMC）
18、天津中环（TJSemi）
19、吉林华微
20、上海华力微电子（HLMC）
21、长江存储（武汉新芯、紫光）
22、无锡SK海力士意法半导体
23、英特尔半导体（大连）
24、上海先辈（ASMC）
25、和舰科技（苏州）（HJTC）
26、天水天光
27、深圳朴直微
28、杭州士兰（Silan）
29、中国南科集团
30、茂德科技ProMOS
......
封测厂
1、日月光(ASE)（收买硅品科技）
2、安靠(Amkor)（收买J-devices）
3、江苏长电科技（收买星科金朋）
4、力成科技（收买超丰）
5、新加坡结合科技（UTAC）
6、南茂科技
7、颀邦科技
8、天水华天科技
9、南通富士通微电子
10、京元电子
11、Nepes
12、Unisem
13、福懋科技
14、菱生细密
15、深圳硅格
16、苏州晶方
17、无锡华润安盛
18、嘉盛半导体
19、无锡华进半导体
20、苏州固锝
21、苏州日月新
22、深圳佰维存储
23、北京首钢微（BSMC）
24、池州华钛半导体（NationT)
25、颀中科技(苏州)
26、宁波芯健半导体
27、深圳康姆科技
28、江苏新潮科技
29、南通华达微电子
30、飞思卡尔半导体（中国）
31、海太半导体（无锡）
32、英特尔产物(成都)有
33、上海凯虹
34、晟碟半导体(上海)(SanDisk）
35、气派科技
......等等
发表评论